Back to Menu
실리콘 관통 비아(TSV)
TSV는 적층된 칩을 정확히 연결하기 위해 사용되는 수직 배선입니다. 실리콘에 트렌치를 식각한 후 해당 공간에 절연 라이너 및 금속 배선을 충진해 형성됩니다.
TSV는 칩 내부 또는 적층된 칩 사이에서 다양한 구성 요소 간 고속 통신을 구현하는 집적 회로(IC)의 성능, 기능 및 밀도를 향상시키는 수단을 제공합니다. 범프-PCB 연결 대신 TSV를 사용하면 아키텍처 및 작업 부하에 따라 설계자가 약 100배의 성능 향상을 달성하고 약 15배의 전력 소비를 경감할 수 있습니다.
TSV 제조는 비아 구축 방식에 따라 비아 퍼스트, 비아 미들, 비아 라스트 등 세 가지 방법으로 나눌 수 있습니다. 예를 들어, 비아 퍼스트 공정은 웨이퍼 상단에서 실리콘에 깊은 비아를 생성한 후, 웨이퍼 후면을 노출시키는 리빌(Reveal) 공정을 포함합니다. 이러한 비아는 직경이 수 미크론일 수 있으며 집적 회로의 다른 형상에 비해 매우 크고 고종횡비를 갖습니다. 또한 공정 시간이 더 길고 제조 공정이 매우 복잡합니다.
TSV 공정은 유전체 증착, 금속 증착, 전기 도금, 화학 기계적 평탄화(CMP) 및 식각을 포함한 어플라이드 머티어리얼즈의 광범위한 기술에 의존합니다. 어플라이드 머티어리얼즈의 Producer® InVia® 2, Endura® Ventura® 2 및 Producer® Avila® 시스템은 종횡비 및 생산성을 보다 더 높여 칩 제조업체에서 집적, 성능, 전력 목표를 달성할 수 있도록 지원합니다.
