Endura^® Avenir^® RF PVD

隨著元件尺寸縮小，線寬更加脆弱且深寬比更高，使得當前的 PVD (物理氣相沉積) 技術在填充較深的狹窄結構、避免電漿損害方面的難度升高。使用低功率、射頻架構的電漿能將損害降至最低，取得更一致的電漿密度分布，進一步達到更佳的底部覆蓋和均勻度。

Endura Avenir 系統的射頻物理氣相沉積技術可解決高介電/金屬閘極應用以及 22 奈米和以上的邏輯接觸點矽化問題。

Avenir 系統針對高介電常數/金屬電晶體提供前閘極和後閘極積體製程方案，讓晶片製造商能在兩種方式之間輕鬆轉換。對於前閘極，射頻物理氣相沉積技術能控制沉積，達到高一致性和延續的薄膜 (小於 10Å)。對於後閘極，採用高壓、電容性耦合電漿作業，確保良好的底部覆蓋和最小懸突。此系統的射頻物理氣相沉積技術亦能在進行超薄保護層和金屬閘極薄膜沉積時，將損害風險降至最低，提供無電荷陷阱的陡峭介面。此系統具有調整能力，可精準控制氮化鈦薄膜的化學劑量，提供整體 Vt 控制而無需犧牲薄膜均勻度。這意味著，為達到高性能，NMOS 的金屬閘極功函數要 <4.2eV，PMOS 的金屬閘極功函數要 >5.0eV。对于NMOS和> 5.0eV用于高性能的PMOS。

對於高深寬比的 Ni(Pt) 邏輯元件接觸點矽化製程，該系統會在高壓力電容耦合電漿模式下運行，可產生更高的金屬電離密度，並因此形成更好的底部覆蓋。

射頻物理氣相沉積矽化反應室相較於現有物理氣相沉積鎳 (鉑) 製程，能提供雙倍的底部覆蓋，在底部達到超過 70% 的區域厚度和 5:1 的深寬比特徵，並且在線寬內從整體晶圓的中心至邊緣具有一致的底部覆蓋。均勻的底部覆蓋 (3%, 1σ) 可帶來一致的電阻和更低的漏電流，而高鉑組分均勻度則能確保高元件良率。與傳統的 PVD Ni(Pt) 技術比較，此系統能以低 30% 的耗材成本提供相同的效能。

Endura 平台經生產驗證，可提供獨特的積體製程能力，適用於高介電常數/金屬閘極和邏輯觸點矽化應用。針對閘極應用，此系統可提供完整範圍的PVD、CVD 和 ALD 技術。針對觸點，此系統可結合 Siconi™ 預潔淨、矽化以及氮化鈦保護層製程。