对于高纵横比 Ni(Pt) 逻辑接触硅化,该系统在高压电容耦合等离子体模式下运行,可产生更高的金属电离密度,从而实现更好的底部覆盖。
随着器件尺寸缩减,特征变得更加脆弱,深宽比不断增加,使当前的 PVD(物理气相沉积)技术在填充较深的狭窄结构、避免等离子损伤方面的难度升高。使用基于 RF 的低功率等离子体可最大限度地减轻损伤风险,并取得更均匀的等离子体密度分布,从而能够实现更好的底部覆盖和更高的均匀度。
Endura Avenir 系统的 RF PVD 解决了 22nm 及以下节点的高 K / 金属栅极应用以及逻辑接触硅化物问题。
对于高 K / 金属晶体管,Avenir 系统为前栅极和后栅极集成方案提供了各种解决方案,从而使芯片制造商能够在这两种方法之间轻松转换。对于前栅极,RF PVD 技术能够实现可控的高均匀度连续薄膜沉积 (<10Å)。对于后栅极,高压力电容耦合等离子体操作可用于确保良好的底部覆盖率和最小的悬突。该系统的 RF PVD 技术不仅可以沉积超薄覆盖层和金属栅极薄膜,还可以最大限度地降低损伤风险,从而形成无电荷陷阱的突变界面。该系统的调优能力能够实现精确的 TiN 薄膜化学计量控制,以便在不牺牲薄膜均匀度的前提下实现整体 Vt 控制。就有效功函数而言,该需求可转换为 <4.2eV(对于 NMOS)和>5.0eV(对于 PMOS),以便实现高性能。对于NMOS和> 5.0eV用于高性能的PMOS。
对于高深宽比的 Ni(Pt) 逻辑接触硅化物,该系统在高压力电容耦合等离子体模式下运行,以便实现更高的金属电离密度和底部覆盖率。
RF PVD 硅化腔室所实现的底部覆盖率比传统的 PVD Ni(Pt) 工艺高一倍,它可以在深宽比为 5:1 的特征层底部实现大于 70% 的场厚度,并在特征层之内以及晶圆的中心到边缘之间实现一致的底部覆盖率。一致的底部覆盖率 (3%, 1σ) 可转化为一致的电阻和更低的泄漏率,而高铂组分均匀度可转化为高器件成品率。相比传统的 PVD Ni(Pt) 技术,该系统在提供这一性能的同时将耗材成本降低了 30%。
在生产中久经考验的 Endura 平台可为高 K / 金属栅极和逻辑接触硅化物应用提供了独特的集成能力。对于栅极应用,它提供了全套 PVD、CVD 和 ALD 技术。对于接触层,它将 Siconi 预清洁、硅化和氮化钛覆盖工艺结合在一起。