在積體電路中,載流銅佈線採用介電質(非導電) 材料隔離。隨著半導體元件尺寸縮小,介電質的介電常數 (k) 會明顯影響提高元件速度的能力,因此介電常數必須隨之變小。隨著半導體元件尺寸縮小,介電質的介電常數 (k) 會明顯影響提高元件速度的能力,因此介電常數必須隨之變小。晶片製造商逐步減小絕緣薄膜的介電值:從二氧化矽材料的 4.0,到在 180 奈米中加入氟達到 3.5,到在 90/65 奈米中納入碳達到 3.0,到在 45/32 奈米中採用多孔性達到 2.5。多孔性低介電值銅導電層的基礎。對於 2x 奈米技術節點,若要達到縮減所需的電容量,就需要採用超低介電值的材料(k~2.2)。
這些低介電值材料在製造 10 至 12 層金屬層結構時,暴露於超過 150 項製程步驟中,因此必須能夠耐受封裝和組裝的應力。電漿蝕刻、灰化光阻、濕式清潔、化學機械平坦化以及進行阻障層沉積前的銅氧化層移除作業會破壞低介電值薄膜表面層的化學結構。
應用材料 Producer Onyx 是用於處理低介電值 薄膜的創新製程,可以恢復薄膜的化學完整性,提高薄膜強度和穩定性。Onyx 工艺不仅能够处理薄膜的表面,也能够处理块薄膜,因此能够实现最低的集成 k 值,同时增强模量和硬度等关键结构特性。
低介電值介電層經過 Producer Onyx 的這項處理,能確保構成區域導電層和後來的先進封裝步驟都符合 2x 奈米需求。此外,能抵銷造成良率降低的影響,增加其他製程 (如蝕刻) 的生產力。
此平台具備創新的 Twin Chamber® 架構,能同時處理多達六片晶圓,提供優異的生產力。