應用材料 Endura iLB PVD/ALD 系統具備 Centinel® 反應室,能因應觸點電阻增加的挑戰;這些挑戰來自於尺寸縮小和整合式襯墊/阻障層 (iLB) 厚度採用大比例的鎢插塞體積。
本系統採以 ALD (原子層沉積) 技術為主的經濟效益方式,提供覆蓋率達 90% 以上超薄、均勻、優質阻障薄膜,將客戶目前安裝的 iLB PVD/CVD 系統製程水準擴展至 32 奈米及更先進節點。 此系統沉積氮化鈦薄膜時,電漿損害或高介電值材料特性的不良改變等風險都很小,因此能促進先進記憶體的應用。
Centinel 技術透過 RE-ALD (自由基增強原子層沉積) 反應室,在 32 奈米以下邏輯元件中,達到最佳化鎢體積和低觸點電阻,強化 Endura iLB 整合式 PVD/CVD 製程平台。此技術亦適用於 4X 節點嵌入式 DRAM、DRAM 電極和埋入式字元線應用。
Centinel 製程能達到優異的階梯覆蓋,進而最小化所需的阻障層厚度以進行沉積均勻度內部特徵的最佳化。除了讓鎢填充體積達到最大,極薄的阻障層能減少處理各片晶圓的時間,進而達到高生產力。既然沒有進行背側的沉積,生產力並不會受到背側清潔的負面影響。另一項優勢在於操作反應室時的低製程溫度,能避免高介電值材料受到再結晶損害。