Back to Menu
3D 낸드 구조
수직 낸드(V-NAND)라고도 하는 3차원 수직 구조 낸드는 저장 밀도를 높이기 위해 셀을 수직으로 쌓은 일종의 비휘발성 플래시 메모리입니다. 오늘날, 3차원 수직 구조 낸드 다이는 밀도에 따라 다르지만 약 12mm x 6mm입니다. 기존의 3차원 수직 구조 낸드 구조는 계단 구조와 주변부 트랜지스터가 그 옆에 있는 셀 어레이를 포함합니다.
3D 수직 구조 낸드 셀에는 다음과 같은 다양한 구성 요소가 있습니다:
- W/TiN 게이트 전극
- 밴드갭을 제어하고 전자 이동을 차단하는 AlO 및 차단 산화물
- 전자를 저장할 수 있는 질화 규소 포획층
- 터널링 산화물
- 메모리 셀을 아우르는 전기적 연결을 형성하는 중앙부의 폴리실리콘 채널
수평 미세화
업계는 수평 미세화의 경우 계단, 주변부 회로 및 슬릿의 면적을 줄이는 것을 고려하고 있습니다. 계단 구조의 역할은 게이트 전극 컨택용 패드입니다. 길이보다 폭 방향으로 더 많은 컨택을 배치하면 전체 계단 길이를 줄일 수 있습니다. 이러한 지그재그형 계단 형성에는 CD 및 식각 속도 균일도 유지뿐만 아니라 외형이 제어된 더 깊은 식각에 대한 필요성과 같은 문제가 따릅니다. 오늘날, 메모리 제조업체는 이러한 유형의 계단 구조 혁신에 더욱 주목하고 있으며 어플라이드 머티어리얼즈는 이미 이러한 목적으로 Sym3을 채택하여 계단 식각에서의 선도적 지위를 유지하고 있습니다.
수평 미세화에 대한 또 다른 기회는 주변부 CMOS 영역에 있습니다. 하지만 지금은 더 많은 제조업체가 주변부 트랜지스터를 메모리 어레이 아래 또는 위로 옮겨 다이 영역이 10~15% 정도 절약될 것으로 기대하고 있습니다. CoA(CMOS over Array)의 주된 이점은 CuA(CMOS Under Array)에 비해 제조 비용과 수율 손실이 낮다는 것입니다. 그러나 CuA에서 CMOS 접합은 셀 형성 전에 제조되어야 합니다. CuA에 비해 CoA의 CMOS 트랜지스터는 개별 실리콘 웨이퍼에서 제조되어야 합니다. 이후, 이 두 웨이퍼를 중요한 금속 연결 패드에 연결하기 위해 본딩해야 합니다.
수직 미세화
3차원 수직 구조 낸드 미세화에 대한 두 번째 접근법은 수직 방향에 있습니다. 이는 주로 더 많은 쌍을 추가하면 달성되지만 높이와 종횡비가 증가함에 따라 비용 효율성이 떨어집니다. 각 쌍의 두께를 줄이면 동일한 스택 높이로도 더 많은 층을 쌓을 수 있습니다. 그러나 스택 높이를 줄이면 질화 규소를 파내고 교체 게이트 공정에서 해당 공간을 금속으로 충진하는 것이 점점 더 어려워집니다.
쌍을 추가하면 후처리에 필요한 더 두꺼운 하드마스크 증착과 식각이 필요합니다. 역설적이게도 하드마스크가 두꺼울수록 전체 스택 높이가 증가하여 종횡비가 더 커집니다. 어플라이드 머티어리얼즈에서는 이러한 문제를 해결하기 위해 기존 하드마스크에 비해 선택비가 높고 응력이 적은 하드마스크 필름을 개발하여 더 얇은 하드마스크를 구현했습니다.
계단 형성 이후, 식각된 영역은 유전체 필름으로 채워야 합니다. 당사는 이러한 점을 고려하여 새로운 플라즈마 증속 고종횡비 공정(PE-HARP) 유전체 갭 충진 공정을 개발했습니다. 이 필름은 조절 가능한 응력으로 매우 빠르게 증착되며 기타 대안에 비해 공정 후 수축이 가장 적습니다.
수직 미세화의 다음 핵심 공정은 고종횡비 컨택을 위한 금속 갭 충진입니다. 3차원 수직 구조 낸드의 경우 수직 방향으로 많은 연결을 만드는 데 CVD 텅스텐이 널리 사용됩니다. 스택 높이가 증가함에 따라, 이러한 금속 충진 공정은 두 가지 당면 과제를 마주했습니다.
첫째, 깊은 컨택에는 배럴 모양의 윤곽이 있습니다. 컨택이 텅스텐으로 채워지면 상단에서 핀치 오프가 발생할 수 있으며 부식성 기체가 내부에 갇히고, 이로 인해 이후 다이의 많은 부분이 손상될 수 있습니다. 둘째, 이러한 금속은 성장 과정에서 일반적으로 높은 인장 응력을 받으며, 이로 인해 웨이퍼에 변형이 일어나며 인접한 곳의 정교한 형상에 균열이 갈 수 있습니다. 어플라이드 머티어리얼즈는 이러한 문제를 극복하기 위해 SSW(Seam Suppressed Tungsten) 기술을 개척했습니다. 이 공정에는 상단에서의 막 성장을 억제하고 더욱 균일하고 빈틈 없는 상향식 충진을 가능하게 하는 핵 생성 및 처리 단계가 포함됩니다.