연결 재료

패키징은 시스템의 나머지 부분과 칩을 연결하고 수분, 습기 및 방사선을 포함한 물리적 손상 및 위협적인 환경으로부터 칩을 보호하는 데 도움을 줍니다. 또한 패키징은 열을 발산시키는 데 도움을 줄 수 있어서, 칩이 보다 적당한 온도 및 적합한 환경에서 안정적으로 작동할 수 있게 해줍니다.

패키징은 PPACt를 구현시킬 중요한 수단입니다. 최첨단 패키징을 통해 메모리를 메인프로세서에 더 가까이 배치하면 대역폭과 성능이 향상되고 소모전력을 감소시킵니다. 멀티 칩 패키징과 이기종 집적은 비용을 절감하고 성능을 향상시킬 수 있습니다. 설계엔지니어들은 단일, 대형, 실리콘 다이(die) 상에 모든 칩의 기능들을 결합하는 대신에, 가장 비용 효율적인 공정 기술에 기반하여 다이를 혼합하고 매칭시킬 수 있습니다. 다이들을 기존의 마더보드에서 보다 더 가깝게 배치하는 인터포저(interposers)와 다층 재배선(redistribution layer, RDL) 등의 멀티 칩 패키징 기술로 다양한 다이를 전기적으로 연결할 수 있습니다. 이러한 멀티칩 패키징 공법은 스루-실리콘 비아 (Through-Silicon Vias)를 사용한 3D적층과 결합하는 것도 가능합니다.

고성능, 에너지 효율적 AI 기술은 패키징 기술의 혁신을 가속화하고 있습니다. 이러한 애플리케이션들을 위해 설계엔지니어들은 컴퓨팅 코어(core)와 고대역폭 메모리를 함께 결합하여, 데이터의 흐름을 가속화시킬 수 있습니다. 인터포저(interposers)와 다층 재배선(redistribution layer, RDL)을 사용하는 팬-아웃 웨이퍼-레벨 패키징(fan-out wafer-level packaging, FOWLP) 과 같은 TSV및 최첨단 패키징 기술은 스마트폰과 같은 고성능 모바일 애플리케이션에도 사용되어 소형 폼 팩터(Form Factor)에서 컴퓨팅과 메모리를 결합합니다.